Shimeng Yu

2010–2026 年に発表

306
論文数
25,294
被引用数
66
h 指数
183
i10 指数

被引用数

Shimeng Yu の年別被引用数1983 年: 被引用 1 件1987 年: 被引用 2 件2003 年: 被引用 3 件2011 年: 被引用 17 件2012 年: 被引用 47 件2013 年: 被引用 97 件2014 年: 被引用 134 件2015 年: 被引用 258 件2016 年: 被引用 409 件2017 年: 被引用 477 件2018 年: 被引用 773 件2019 年: 被引用 1,179 件2020 年: 被引用 1,518 件2021 年: 被引用 1,660 件2022 年: 被引用 1,742 件2023 年: 被引用 1,636 件2024 年: 被引用 1,699 件2025 年: 被引用 1,261 件2026 年: 被引用 243 件1984〜1986 年は被引用が無いため表示していません1988〜2002 年は被引用が無いため表示していません2004〜2010 年は被引用が無いため表示していません

引用元

国・地域

この著者を引用した国・地域の世界地図中国: 引用元論文 2,592 件、この内訳の 25.5%アメリカ合衆国: 引用元論文 2,435 件、この内訳の 23.9%韓国: 引用元論文 911 件、この内訳の 8.9%ドイツ: 引用元論文 481 件、この内訳の 4.7%シンガポール: 引用元論文 357 件、この内訳の 3.5%インド: 引用元論文 343 件、この内訳の 3.4%台湾: 引用元論文 316 件、この内訳の 3.1%イギリス: 引用元論文 252 件、この内訳の 2.5%イタリア: 引用元論文 247 件、この内訳の 2.4%香港: 引用元論文 242 件、この内訳の 2.4%フランス: 引用元論文 210 件、この内訳の 2.1%日本: 引用元論文 189 件、この内訳の 1.9%
0%25.5%その他 15.7%

分野

  • Engineering81.1%
  • Computer Science15.6%
  • Physics and Astronomy0.9%
  • Neuroscience0.7%
  • Materials Science0.6%
  • Medicine0.3%
  • その他0.8%

トピック

  • Advanced Memory and Neural Computing28.5%
  • Ferroelectric and Negative Capacitance Devices15.6%
  • Neuroscience and Neural Engineering8.2%
  • Photoreceptor and optogenetics research4.6%
  • Neural Networks and Reservoir Computing4.5%
  • Semiconductor materials and devices3.9%
  • その他34.7%

共著者

全論文

検索で開く
  1. Optoelectronic resistive random access memory for neuromorphic vision sensors

    著者: , , , , , , , , , , - Nature Nanotechnology 2019 被引用: 1,285

  2. Neuro-inspired computing chips

    著者: , , , , , , , , - Nature Electronics 2020 被引用: 874

  3. Compute-in-Memory Chips for Deep Learning: Recent Trends and Prospects

    著者: , , , , - IEEE Circuits and Systems Magazine 2021 被引用: 359

  4. NeuroSim: A Circuit-Level Macro Model for Benchmarking Neuro-Inspired Architectures in Online Learning

    著者: , , - IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 2018 被引用: 632

  5. Metal-Oxide RRAM

    著者: , , , , , , , , - IEEE, Proc. IEEE 2012 被引用: 2,665

  6. Neuro-Inspired Computing With Emerging Nonvolatile Memorys

    著者: - IEEE, Proc. IEEE 2018 被引用: 1,118

  7. DNN+NeuroSim: An End-to-End Benchmarking Framework for Compute-in-Memory Accelerators with Versatile Device Technologies

    著者: , , , , - IEEE International Electron Devices Meeting (IEDM) 2019 被引用: 341

  8. Power-efficient combinatorial optimization using intrinsic noise in memristor Hopfield neural networks

    著者: , , , , , , , , , , , , , - Nature Electronics 2020 被引用: 397

  9. Synaptic electronics: materials, devices and applications

    著者: , , - Nanotechnology 2013 被引用: 1,244

  10. A Twin-8T SRAM Computation-in-Memory Unit-Macro for Multibit CNN-Based AI Edge Processors

    著者: , , , , , , , , , , , , , , , - IEEE Journal of Solid-State Circuits, IEEE J. Solid State Circuits 2019 被引用: 220

  11. SiGe epitaxial memory for neuromorphic computing with reproducible high performance based on engineered dislocations

    著者: , , , , , , , , - Nature Materials 2018 被引用: 685

  12. NeuroSim+: An integrated device-to-algorithm framework for benchmarking synaptic devices and array architectures

    著者: , , - IEEE International Electron Devices Meeting (IEDM) 2017 被引用: 421

  13. RRAM for Compute-in-Memory: From Inference to Training

    著者: , , , - IEEE Transactions on Circuits and Systems I Regular Papers, IEEE Trans. Circuits Syst. I Regul. Pap. 2021 被引用: 129

  14. A Compact Model for Metal–Oxide Resistive Random Access Memory With Experiment Verification

    著者: , , , , , , - IEEE Transactions on Electron Devices 2016 被引用: 263

  15. Emerging Memory Technologies: Recent Trends and Prospects

    著者: , - IEEE Solid-State Circuits Magazine 2016 被引用: 539

  16. Two-Way Transpose Multibit 6T SRAM Computing-in-Memory Macro for Inference-Training AI Edge Chips

    著者: , , , , , , , , , , , , , , , , , , , , , , , , - IEEE Journal of Solid-State Circuits, IEEE J. Solid State Circuits 2021 被引用: 69

  17. High-Throughput In-Memory Computing for Binary Deep Neural Networks With Monolithically Integrated RRAM and 90-nm CMOS

    著者: , , , - IEEE Transactions on Electron Devices 2020 被引用: 162

  18. 15.2 A 28nm 64Kb Inference-Training Two-Way Transpose Multibit 6T SRAM Compute-in-Memory Macro for AI Edge Chips

    著者: , , , , , , , , , , , , , , , , , , , , , , - IEEE International Solid- State Circuits Conference - (ISSCC) 2020 被引用: 181

  19. Compact Modeling of RRAM Devices and Its Applications in 1T1R and 1S1R Array Design

    著者: , - IEEE Transactions on Electron Devices 2015 被引用: 353

  20. Ferroelectric FET analog synapse for acceleration of deep neural network training

    著者: , , , , , , - IEEE International Electron Devices Meeting (IEDM) 2017 被引用: 571

  21. A 65nm 4Kb algorithm-dependent computing-in-memory SRAM unit-macro with 2.3ns and 55.8TOPS/W fully parallel product-sum operation for binary DNN edge processors

    著者: , , , , , , , , , , - IEEE International Solid - State Circuits Conference - (ISSCC) 2018 被引用: 245

  22. Optimizing Weight Mapping and Data Flow for Convolutional Neural Networks on Processing-in-Memory Architectures

    著者: , , - IEEE Transactions on Circuits and Systems I Regular Papers, IEEE Trans. Circuits Syst. I Fundam. Theory Appl. 2019 被引用: 98

  23. A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning

    著者: , , , , , , , , , , , , , , , - IEEE International Solid- State Circuits Conference - (ISSCC) 2019 被引用: 252

  24. A Dual-Split 6T SRAM-Based Computing-in-Memory Unit-Macro With Fully Parallel Product-Sum Operation for Binarized DNN Edge Processors

    著者: , , , , , , , , , - IEEE Transactions on Circuits and Systems I Regular Papers, IEEE Trans. Circuits Syst. I Regul. Pap. 2019 被引用: 150